# Best Available Copy

### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-037207

(43)Date of publication of application: 09.02.2001

(51)Int.CI.

HO2M 1/08 HO3K 17/16

(21)Application number: 11-200964

. . . . .

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

14.07.1999

(72)Inventor:


MIURA KAZUTOSHI

WATANABE YUKIO

#### (54) GATE DRIVE CIRCUIT

#### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a gate drive circuit which is hardly affected by influence of noise and has high reliability of the operation. SOLUTION: When a specified on-gate signal VGG is applied to a gate G of a voltage type switching element IGBT, application is so controlled that two-stepwise shifting in time is performed by using first delay drive circuits CRCA, TRA and TRAA. When a specified off-gate signal VGG is applied to the gate of the switching element IGBT, application is so controlled that two-stepwise shifting in time is performed by using second delay drive circuits CRCB, TRB and TRBB. As a result, a stable on-gate voltage and a stable off-gate voltage are applied to the gate G of the switching element IGBT, the descending time of a voltage between a collector C and an emitter E of the switching element and Hall time are shortened, and switching loss is reduced.



#### **LEGAL STATUS**

[Date of request for examination]

20.02.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3547654

[Date of registration]

23.04.2004

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国<del>作的</del>才(アP)

## 四公開特許公報(4)

(II)特許出版公開發号 特別2001—37207

(P2001-37207A) (49)公開日 平成13年2月9日(2001.219)

(51) Int.CL' H 0 2 M 1/08

HOSK 17/18

**股別**尼身 8-1-1

F1 H03M 1/08 H03K 17/16

5-0-1 (8-4) 111A 6H740 2 6J056

春空間東 未開京 開東河の数8 OL (会 10 页)

(21)出職部月

**特斯平**11-200964

(22) 出網日

平成11年7月14日(1999.7:14)

(71) HJMA. 000003078

讲式会社束艺

神泉川県川第市幸区景川町72番地

(72)発現者 三層 和像

東京都府中市東芝町1番地 株式会社東芝

用中工程内

(72) 発明者 置辺 孝夫

東京都府中市東芝町1番組 株式会社東芝

府中卫海内

(74)代量人 100083806

并建士 三好 秀和 (917名)

最終更に続く


### (54) 【発明の名称】 ゲート駆動回路

#### (57)【要約】

[課題] ノイスの影響を受けにくく、動作の信頼性の高いゲート駆動回路を提供する。

【解決手段】 電圧形スイッチング素子16BTのゲートGに所定のオンゲート信号VGGを印加するのに、第1の遅延ドライブ回路DRCA、TRA、TRAAにより時間的に2段階にすらして印加する制御を行い、またスイッチング素子16BTのゲートに所定のオフゲート信号VGGを印加するのに、第2の遅延ドライブ回路DRCB、TRB、TRBBにより時間的に2段階にすらして印加する制御を行う。これによ

り、スイッチング表子168TのゲートGに対して安定した。 オンゲート電圧、オフゲート電圧を与え、またスイッチ ング素子のコレクターエミッタ C- E間の電圧の下降時間、ホール時間を理解し、スイッチング損失を低速する。



#### 【特許請求の範囲】

【請求項1】 スイッチング素子のゲートに所定の第1 電圧のオン信号を印加して所定期間だけ塩通させ、当該 ゲートに所定の第2電圧のオブ信号を印加して所定の期 間だけ不塩道にするゲート駆動回路にあって、

が記グートに印加するが記所定の第1年圧を時間的に2 段階にすらして印加する遅延ドライブ年段を備えたこと を特徴とするゲート駆動回路。

【請求項2】 スインチング素子のゲートに所定の第1 毎圧のオン信号を印加して所定期間だけ等調させ、当該 ・ゲートに所定の第2電圧のオブ信号を印加して所定の期間だけ不等調にするゲート駆動回路にあって、

が記が一トに印加するが記所定の第2種圧を時間的に2 食階にすらして印加する遅延ドライブ手段を備えたこと を特徴とするゲート駆動回路。

【請求項3】 スイッチング素子のケードに所定の第1 電圧のオン信号を印加して所定期間だけ等通させ、当該 ゲートに所定の第2電圧のオフ信号を印加して所定の期間だけ不等週にするゲート駆動回路にあって、

前記ゲートに印加する前記所定の第4電圧を時間的に2 段階にすらして印加する第1の遅延ドライブ手段と、

が記が一トに印加する前記所定の第2電圧を時間的に2 段階にすらして印加する第2の遅延ドライブ手段とを備えたことを特徴とするケート駆動回路。

【請求項 4】 スイッチング素子のゲートに所定の第1 電圧のオン信号を印加して所定期間だけ達通させ、当該 ゲートに所定の第2電圧のオフ信号を印加して所定の期間だけ不等通にするゲート駆動回路にあって、

前記ゲートに印加する前記所定の第1電圧を時間的に2 段階にすらして印加する遅延ドライブ手段と、

ゲート制御信号線の正側と前記スイッチング素子のエミッタとの間に挿入されたコンデンサとを備えたことを持 徴とするゲート駆動回路。

【語求項5】 スイッチング未子のゲートに所定の第1 電圧のオン信号を印加して所定期間だけ築通させ、当該ゲートに所定の第2電圧のオフ信号を印加して所定の期間だけ不楽通にするゲート駆動回路にあって、

前記ゲートに印加する前記所定の第2種圧を時間的に2 段階にすらして印加する遅延ドライブ手度と、

ゲート制御信号線の負側と前記スイッチング素子のエミッタとの間に挿入されたコンデンサとを備えたことを持 徴とするゲート駆動回路。

【請求項6】・スイッチング素子のゲートに所定の第1 電圧のオン信号を印加して所定期間だけ築通させ、当該 ゲートに所定の第2電圧のオフ信号を印加して所定の期間だけ不築通にするゲート駆動回路にあって、

前記グートに印加する前記所定の第1電圧を時間的に2 8度階にすらしで印加する第1の遅延ドライブ手度と、

前記ゲートに印加する前記所定の第2番圧を時間的に2 最階にすらして印加する遅延ドライブ手段を、 ゲート制御信号線の正個と前記スイッチング素子の主ミ シタとの間に挿入された第1のコンデンサと、

グート制体信号はの負債と対記スイッチング集子のエミッタとの間に挿入された第2のコンデンサとを備えたことを特徴とするゲート駆動回路。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は電圧駆動形スイッチ シグ末子のダート駆動回路に関する。

[00:02]

「従来の技術」一般に、例えば「GBT、「EGTのような電圧駆動形スイッチング素子を用いた。3個出力PWMインパータ装置は、図10に示す回路構成である。このPWMインパータ装置において、Vはは直流電流、FCは直流平滑コンテンサ、QU、QV、QW、GX、QV、QCW、GCX、GCY、GCZはこれらの素子各分を駆動するゲート駆動回路である。また、CONではインパータ装置の速度制御回路で、UVW3相のそれぞれの速度制御回路CONT-U、CONT-Wによって構成されている。

【DOOO3】そして、速度制御回路CONTによるPW Mインバータ装置の制御動作は次のようである(以下で は、U相の制御回路 CONT - Uについて説明するが、 V. W各相についても同様である)。最初、速度指令値 Vire fと速度検出値Voとを比較して偏差erを出力。 する。この偏差e r と、速度V oに比例して出力する正 弦波回路VSINの出力単位正弦波Esinとを乗笠 し、その演算結果!refと電流フィードバック信号! o とを比較器 S 1 で比較する。比較器 S 1 の出力は増幅 器AM1を介して電圧指令値Erefとして比較器S2 に入力し、この比較器S2で三角波発生器VTRの出力 Etrと比較する。比較器S2の出力は波形整形回路S HAによって1と0との信号に変換され、U相のゲート。 駆動回路GOUに入力され、また反転器MAを経でもう 1つのゲート駆動回路GCXにも同時に入力され、これ らゲート駆動回路GCU、GCXによってU相の電圧形 スイッチング素子QU、QXが交互にオン/オフ制御さ れ、その出力が電動機MにU相電流 I Uとして供給され る。V、W相についても同様に制御される。この結果、 正弦波電流1日,1V,1Wが電動機Mに供給され、速 度制御される。

『OOO4』このような構成のPWMインバータ装置におけるゲート駆動回路GCU、GCV、GCW、GCX、GCY、GCZ各々は、図11に示す構成である。図11は、電圧形スイッチング表子である「GBTに対するゲート駆動回路を示している。このゲート駆動回路において、POWは高周波電源、POCはごの高周波電源POWの交流を直流に変換する電源回路、PGRは論理制御回路、PORはドライブ回路である。またPRは

ゲート抵抗回路であり、抵抗RA、RBがら成っている。そしてPHCは論理制御回路PGRに対してゲート制御信号VIを入力する入力回路である。

『○○○○5』このゲート駆動回路は図12に示すシーケンスにより動作する。すなわち、入力信号のU(これはU信のスイッチング未子のUに対する信号であるが、他のスイッチング未子に対する動作も同様である)に対して、入力回路PHCがゲート制御信号VIを論理制御回路PGRに出力する。論理制御回路PGRはこの入力信号VIにより、制御信号VGA、VGBをそれぞれドライブ回路PDRのトランジスタTRA。TRBに出力する。

【OOO6】そこで、入力信号GU、そしてVIが1の 期間、VGAも1となり、これによってトランジスタモ RAが経過し、ケートは抗RAを介してスイッチング表 子IGBTのゲードGに正義圧+Vを印加して素子をオン状態にする。

「COOO7)また入力信号GIU。そしてVI がOの期間、トライプ回路PDRのトランジスタ下RBが協適 以、グード抵抗RBを介してスイッチング表子→GBT・ のゲートGIC負電圧→Vを印加して素子をオフ状態にする。

#### [8000]

【発明が解決しようとする課題】このような従来のケー ト駆動回路にあっては、次のような問題点があった。電 圧駆動形スイッチング素子は大容量、高耐圧になるほど に、図13に示す各端子間の浮遊キャパシタンスの。 e, Cee, Cceが増大する。その結果、図14に示 すU相の両アームの素子GU, GXのように、他の素子 がオフからオンにスイッチングすると浮遊キャパシタン スを介してオフゲート電圧Veu,VexにOV以上の 誤バルスが入り、最悪の場合にはこの誤バルスによって オフしていた素子が再びオンして短絡モードを発生し、 **素子を破壊することがある問題点があった。特に、図 1** DIE示じたようなPWMインバータ装置では、上下ア-ムの素子間による影響が現れ、小電流領域で最も激し い。しかもゲード駆動回路は素子の近傍に設置されてい。 るため、電磁ノイス、誘導ノイスの影響にさらされやす い環境で使用されている。

[0009] 本発明はこのような従来の問題点に鑑みてなされたもので、ノイズの影響を受けにくく、動作の信頼性の高いゲート駆動回路を提供することを目的とする。

#### [00:10]

[課題を解決するための手段] 諸求項1の発明のゲート 駆動回路は、スイッチング素子のゲートに所定の第1電 圧のオン信号を印加して所定期間たけ等通させ、当該ゲ 一下に所定の第2電圧のオフ信号を印加して所定の期間 たけ不等通にする回路にあって、村記ゲートに印加する 前記所定の第1電圧を時間的に2段階にすらして印加す る遅延ドライブ手段を備えたものである。

【OD11】 請求項)の発明のゲート駆動回路では、スイッチング素子のゲートに所定の第1種圧のオン信号を即加するのに、遅延ドライブ回路により時間的に2度階にすらして印加する制御を行う。これにより、スペッチング素子のゲートに対して安定したオンゲート程圧を与え、またスイッチング素子のコレクターエミッタ間の種圧の下降時間を短縮し、スイッチング時のオン提供を低減する。

【0012】請求項2の発明のゲート駆動回路は、スイッチング素子のゲートに所定の第1電圧のオン信号を印加して所定期間だけ返過させ、当該ゲートに所定の第2電圧のオフ信号を印加して所定の期間だけ不返過にする回路にあって、前記ゲートに印加する前記所定の第2電圧を時間的に2度階にずらして印加する遅延ドライブ争段を備えたものである。

【0013】請求項之の契明のゲート服動回路では、スイッチング素子のゲートに所定の第2種圧のオッぽ写を印加するのに、遅延ドライブ回路により時間的に2度階にすらして印加する制御を行う。これにより、スイッチング無子のゲートに対して安定したオフケード電圧を与え、またスイッチング素子のコレクターエミッタ間の電圧のホール時間を理解し、スイッチング時のオッ損失を低減する。

【0014】 請求項3の発明のケート駆動回路は、スイッチング素子のケートに所定の第1電圧のオン信号を印加して所定期間だけ築通させ、当該ゲートに所定の第2電圧のオフ信号を印加して所定の期間だけ不築通にする回路にあって、前記ゲートに印加する前記所定の第1電圧を時間的に2段階にすらして印加する前記所定の第2電圧を時間的に2段階にすらして印加する第2の遅延ドライブ手段と、前記ゲートに印加する第2の遅延ドライブ手段とを備えたものである。

【0015】請求項3の発明のゲート駆動回路では、スイッチング素子のゲートに所定の第1電圧のオン信号を印加するのに、第1の遅延ドライブ回路により時間的に2座階にすらして印加する制御を行い、またスイッチング素子のゲートに所定の第2電圧のオフ信号を印加するのに、第2の遅延ドライブ回路により時間的に2座階にすらして印加する制御を行う。

【00.16】これにより、スイッチング素子のゲートに対して安定したオンゲート電圧、オフゲート電圧を与え、またスイッチング素子のコレクターエミッタ間の電圧の下降時間、ホール時間を短縮し、スイッチング提矢を低減する。

【0017】請求項4の発明のゲート駆動回路は、スイッチング素子のゲートに所定の第1電圧のオン信号を印加して所定期間だけ等過され、当該ゲートに所定の第2電圧のオフ信号を印加して所定の期間だけ不等過にする回路にあって、前記ゲートに印加する前記所定の第1電

圧を時間的に2歳階にずらして印加する遅延ドライブ手 度と、ゲート制御信号線の正側と粒配スイッチング素子 のエミッタとの間に挿入されたコンテンサとを備えたも のである。

【OO418】請求項4の発明のゲート駆動回路では、スイッチング未子のゲートに所定の第1電圧のオン信号を印加するのに、遅延ドライブ回路により時間的に2段階にずらして印加する料御を行う。そして、コンデンサにより第1段階のオンゲード電圧をゲートはエミッタに与えた状态で第2段階のオンゲード電圧をゲートに印加する。

【0019】これにより、スイッチング素子のゲートに対してより安定したオンゲート電圧を印加し、またスイッチング素子のコレクターエミッタ間の電圧の下降時間を短縮し、スイッチング時のオン提供を修成し、加えてコンテングの低インピーダンスでンイスを効果的に吸収してノイスの影響を受けにくくする。

【0020】請求項5の発明のゲート駆動回路は、スイッチング未子のゲートに所定の第1 电圧のオン信号を印加して所定期間だけ等適させ、当該ゲートに所定の第2 電圧のオン信号を印加して所定の期間だけ不等適にする回路にあって、村記ゲードに印加する前記所定の第2 電圧を時間的に2段路にずらして印加する遅延ドライブ手段と、ゲート制御信号線の食働と前記スイッチング未子のエミッタとの間に挿入されたコンデンサとを備えたものである。

【0021】諸求項5の発明のゲード駆動回路では、スイッチング未子のゲートに所定の第2電圧のオフ信号を印加するのに、遅延ドライブ回路により時間的に2段階にすらして印加する制御を行う。そして、コンデンサにより第1段階のオフゲート電圧をゲート共にエミッタに与えた状態で第2段階のオフゲート電圧をゲートに印加する。

【0.0 22】これにより、スイッチング素子のゲートに対して安定したオフゲート電圧を与え、またスイッチング素子のコレクターエミッタ間の電圧のホール時間を短縮し、スイッチング時のオフ損失を修道し、加えてコンテンサが低インピーダンスでノイスを効果的に吸収してノイスの影響を受けにくくする。

【〇〇23】請求項6の発明のゲート駆動回路は、スイッチング素子のゲートに所定の第1電圧のオン信号を印加して所定期間だけ等通させ、当該ゲートに所定の第2電圧のオフ信号を印加して所定期間だけ不等通にする回路にあって、前記ゲートに印加する前記所定の第1電圧を時間的に2段階にずらして印加する前記所定の第2電圧を時間的に2段階にずらして印加する前記所定の第2電圧を時間的に2段階にずらして印加する複選・ライブ手段と、が記ゲートに印加する複選・ライブ手段と、ゲート制御信号線の正側と前記スイッチング素子のエミッタとの間に挿入された第1のコンデンサと、ゲート制御信号線の負側と前記スイッチング素子のエミッタ

との間に挿入された第2のコンテンがとを備えたものである。

(0.0.2.4) 請求項 6の発明のゲード駆動回路では、スイッチング未子のゲードに所定の第1電圧のオン信号を印加するのに、第1の遅延ドライブ回路により時間的に2段階にずらして印加する制御を行い、また第1のコンデンサにより第1段階のオンゲード電圧をゲート共にエミッタに与えた状態で第2段階のオングート電圧をゲートに所定の第2電圧のオン信号を印加するのに、第2の遅延ドライブ回路により時間的に2段階にずらして印加する制御を行い、また第2のコンデンサにより第1段階のオフゲート電圧をゲート共にエミッタに与えた状態で第2段階のオフゲート電圧をゲードに印加する。

【10025】ごれにより、スイッチング素子のゲートに対してより安定したオンゲート電圧、オスゲート電圧でれてれる印刷し、また第1、第2のコンデンサが低イン・ピーダンスでノイスを効果的に吸収してノイズの影響を受けにくくする。

[0025]

【発明の実施の形態】以下、本発明の実施の形態を図に 基づいて詳測する。図1は本発明のゲード駆動回路の第 1の実施の形態の構成を示している。

に00271図1に示すゲート駆動回路は、図10に示した一般的なPWMインパータ装置におけるUVW各相の片方の電圧形スイッチング素子+GBTに対するものを示している。したがって、図10に示したPWMインパータ装置における、電圧形スイッチング素子でり、QX、QV、QY、QW、QZそれぞれに対するゲート駆動回路GCU、GCW、GCX、GCY、GCZぞれぞれに対して、図1に示したゲート駆動回路における入力PV、IV、AG、VIはそれぞれ、図11に示した従来例と同様の電源回路POC、入力回路PHCから入力されるものである。

【10028】図1に示したゲート駆動回路において、PGRは従来と同様の論理制御回路、PDRAは第1の実施の形態の特徴をなすドライブ回路、RA、RBはゲート抵抗である。

【0029】ドライブ回路PDRAには、交互にオン/オフ制御される1対のドランジスタTRA、TRBが設けられ、またトランジスタTRAと並列に第2ドライブトランジスタTRAAが設けられている。この第2ドライブトランジスタTRAAには、遅延回路 DR CAが接続してある。

『0030』このゲード駆動回路は図2に示すシーケン 文件より動作する。

(0031) ベオンケード出力ンゲード制御入力信号V 」は、図11、図12に示した従来例と同様に論理制御 回路PGRに入力される。論理制御回路PGRはこの入 カ信号VIFはり、O。1が互いに注目になったオジンプフ制御信号VGA、VGBをそれぞれドライブ回路PDRAのトランジスタTRA、TRBに出力する。また制御信号VGAは遅延回路DRCAにも入力される。遅延回路DRCAは信号VGAをその立上がリタイミングが公されたけ遅延した信号VGAAにして第2ドライブトランジスタTRAAに出力する。

【GO32】これにより、入力信号VIが1の期間(1 でも3の間VGAも1となり、これによってトランジス タTRAが等退し、ゲート抵抗RAを介してスイッチン グ素子(GBTのゲートGにオンゲート電圧V1・6を 期間11~13の間印加し、さらに第2ドライブトラン ジスタTRAAから公11の遅延の後に、期間12~1 3の間オンゲート電圧V1・6を素子(GBTのゲートに印加する。この結果、スイッチング素子(GBTの ゲートG-エミンタに間にはオンゲート電圧VGGが与 えられる。

「COOS(3) ペオフゲート出力を入力信号 VikがGの期間 t 3~ t 4の間、判御回路 PRGの出力する制御信号 VGAがGとなってドライブトランジスタTRA、TRAAがオフに、逆に制御信号 VGBが t となってドライブドランジスタTRBがオンする。これにより、ゲード G一エミッタ E間の電圧 VGGに − Vの食電圧が印加され、スイッチング素子 + GBTをオフする。

「0034」このようにして、第1の実施の形態のケート駆動回路では、オンゲート動作において、トランジスタTRAより第1段のオンゲート電圧を与えた後、△t1の遅延後に第2ドライブトランジスタTRAAより第2段のオンゲート電圧を与えることで、安定したオンゲート電圧を供給することができる。また、dV/dt(電圧の時間変化率)を小さくして反対側のスイッチング素子のゲートに誘起されるパルスノイズレベルを下げ、誤動作を助ぐことができる。さらにスイッチング素子「GBTのコレクタローエミッタに間の電圧の下降時間trが短縮され、スイッチングのオン損失日のnが延少する。

【0035】次に、本発明のゲート駆動回路の第2の実施の形態を、図3に基づいて説明する。第2の実施の形態をのゲート駆動回路は、図1に示した第1の実施の形態に対して、さらに直流電源の正側PVとスイッチング兼子IGBTのエミッタ目との間にコンデンサでHAを設置したこと特徴とする。したがって、その他の構成は図1に示した第1の実施の形態と共通である。

【0036】第2の実施の形態のゲート駆動回路では、 上記の第1の実施の形態によるオンゲード出力動作において、特に第2ドライブトランジスタTRAAが第2段のオンゲート電圧Vireleを出力するときにさらに安定したゲート電圧Vireleを出力するときにさらに安定したゲート電圧Vireleを与えることができる。またコンデンサでHAは低インビーダンスなのでノイズを効果的に吸収することができ、ノイズの影響を受けにくくでき

【ロロ37】太に、本発明のゲート駆動回路の第3の主。 雄の形態を、図4仁基づいて説明する。図4に示す第3 の実施の形態のゲート駆動回路は図1に示した第1の実 施の形態と同様に、図1:0に示した一般的にPWMイン。 パータ装置におけるUVW各相の片方の電圧形スインチ ング素子I GBTに対するものを示している。したがっ。 て、図10に示したPWMインバータ装置における。奄 圧形スインチング素子QU, QX, QV, QY, QW, QZそれぞれに対するゲート駆動回路G CU、G CV。 GCW, GCX, GCY, GCZそれぞれに対して、図 4に示したゲート駆動回路が適用される。 また図 4 に示 じだゲード駆動回路における入力PV。 FV/、AGABVA 人はそれぞれ、図1.1に示した従来例と同様の電源回路 POC、入力回路PHCから入力されるものである。 【0038】図 4 信示したゲート駆動回路において、 GRは従来と同様の論理制御回路。 PDRBは第3の実 施の形態の特徴をなすトライプ回路、RA、RBはゲー ト抵抗である。

「10039」ドライブ回路PORBには、交互にオンシーオフ制御される1対のドランシスタTRA、TREが設けられ、またドランシスタTRBと並列に第2ドライブ・ドランシスタTRBBが設けられている。この第2ドライブトランシスタTRBBには、遅延回路ロRCBが接続してある。

【00.40】このゲート駆動回路は図5に示すシーケン スにより動作する。

【0041】マオンゲート出力>論理制御回路PGRは入力信号VIにより、0,1が互いに送相になったオンノオフ制御信号VGA、VGBをそれぞれドライブ回路PDRBのトランジスタTRA、TRBに出力する。入力信号VIが1の期間 11~12の間、制御回路PRGの出力する制御信号VGAが1となってドライブトランジスタTRAがオンし、送に制御信号VGBが0となってドライブトランジスタTRB、TRBBがオフする。これにより、ゲートGーエミッタを間の電圧VGGにデVのゲート電圧が印加され、スイッチング素子+GBTをオンする。

【DO.42】マオフゲート出力>論理制御回路PGRは入力信号VIがGの期間、t.2~t.4の間、制御信号VGAをOとし、制御信号VGBを1にして出力する。制御信号VGAはOでドライブトランジスタTRAをオフにする。

【OO43】一方、利向信号VGBは1で、ドライプトランジスタTRBを期間12~14の間オンする。また制命信号VGBは遅延回路DRCBにも入力される。遅延回路DRCBの信号VGBをその立下がリタイミングが442だけ遅延した信号VGBBにして第2ドライブトランジスタTRBBに出力する。

【0044】これにより、期間も2~も4の間トランジ

スタTRBが等達し、ゲート抵抗RBを介してスイッチング素子1GBTのゲード。同にオフゲート电圧Vtrbを印加し、さらに第2ドライブドランジスタTRBBがらかせるの遅延の後に、期間も3〜14の間オブゲート電圧Vtrbbを素子1GBTのゲードに、ゲート抵抗を介さずに直接に呼加する。この結果、スイッチング素子1GBTのゲードG一工ミンタ目間にはオフゲート電圧VGのか与えられる。

【の0.45】このようにして、第3の実施の形態のゲート駆動回路では、オフダート動作において、トランジスタTRBより第1段のオフダート電圧を与えた後、Δ t 2の遅延後に第2ドライブトランジスタTRBBより第2段のオフザート電圧をゲート抵抗を介さずに直接に与えることで、安定したオフザート電圧を供給することができ、反対側のスイッチング未子のゲートオンによるバルスノイスが誘起されないようにできる。また、スイッチング未子(GBTのコレクタ Cーエミッタ目間の電圧のホール時間!・が理解され、スイッチングのオフ技失日のよりが過少する。

【0046】次に、本発明のゲート駆動回路の第4の実施の形態を、図6に基づいて説明する。第4の実施の形態にのゲート駆動回路は、図4に示した第3の実施の形態に対して、さらに直流電源の3億NVとスイッチング未子)のBTのエミッタEとの間にコンデンサでHBを設置したこと特徴とする。したがって、その他の様成は図4に示した第3の実施の形態と共通である。

【O.0 47】第4の実施の形態のゲート駆動回路では、上記の第3の実施の形態によるオフゲート出力動作において、特に第2ドライブトランジスタTRBBが第2段のオフゲート電圧Vrbbを出力するときにさらに安定したゲート電圧VGGを与えることができる。またコンデンサでHBは低インピーダンスなのでノイズを効果的に吸収することができ、ノイズの影響を受けにくくできる。

【0048】次に、本発明のゲート駆動回路の第5の実施の形態を、図7に基づいて説明する。第5の実施の形態のゲート駆動回路は、図1に示した第1の実施の形態と図4に示した第3の実施の形態とを組み合わせた構成を特徴としている。すなわち、図11に示した従来のゲート駆動回路に対して、論理制御回路PRGからの制御信号VGAの立上がリタイミングを41たけ遅延させて制御信号VGAへとして出力する第1の遅延回路DRCA、制御信号VGBBとして出力する第2の遅延回路DRCBを設け、また。ドライブ回路PDRCに1対のドライブトランジスタTRA、TRBと共に、第2ドライブトランジスタTRA、TRBと共に、第2ドライブトランジスタTRA、TRBと共に、第2ドライブトランジスタTRA、TRBと共に、第2ドライブトランジスタTRA、TRBと共に、第2

【9049】これにより、第5の実施の形態のケート駆動の時は、図8に示じたジーケンスのように動作する。

【00.50】 < オンゲート出力> 第1の実施の形態の場合と同様であり、射御回路PGRは入力信号V+が1の期間に1~1.30間、射御信号VGAを1にしてようイプ回路PDRCのトランジスタTRAをオンさせる。また制御信号VGAは第1の遅延回路DRCAにも入力され、ここで立上がリタイミングをΔ11だけ遅延させた信号VGAAにして第2ドライブドランジスタTRAAに出力し、これを12~1.3の期間オンさせる。

TOO511 ごれにより、入力信号以上が1の期間で1 ー 13の間スイッチング素子 | GB Tのゲート Gにオンゲート电圧 V t r e を印加し、さらに第2 ドライブトランジスタT RAAから Δ・1 の遅延の後に、期間 t 2 ~ t 3の間オンゲート電圧 V t r e e を素子 I GB T のゲートに印加する。この結果、スイッチング素子 + GB T のゲートに中加する。この結果、スイッチング素子 + GB T のゲートに一工ミッタ 日間にはオンゲート電圧 V G Gがらえられる。

【OOS2】、マオスケード出力>第3の実施の形態の場合と同様であり。制御回路PGRは入力信号VIがOの期間も3~も5の間。制御信号VGAをロにしてドライブ回路PDRCのドランジスタエRBをオンさせる。また制御信号VGBは第2の遅延回路DRCBにも入力され、ここで立下がリタイミングを△も2だけ遅延させた信号VGBBにして第2ドライブトランジスタエRBBに出力し、これをも4~も5の期間オンさせる。

【00.54】このようにして、第5の実施の形態のゲート駆動回路では、第1の実施の形態と第3の実施の形態の作用効果を組み合わせたものとなり、オンゲート動作においては、トランジスタTRAより第1段のオンゲート電圧を与えた後、ム・1の遅延後に第2ドライブドランジスタTRAより第2段のオンゲート電圧を与えることで、安定したオンゲート電圧を供給することができる。また、dV/d+(電圧の時間変化率)を小さくして反対側のスイッチング素子のゲートに誘起されるパルスノイズレベルを下げ、誤動作を防ぐことができる。さらに、スイッチング素子にGBTのコレクタで一エミッタに間の電圧の下降時間(「か短縮され、スイッチングのオン損失日の「が顕少する。

【00551またオフゲート動作においては、トランジスタTRBより第1段のオフゲート電圧を与えた後、ム 12の遅延後に第2ドライブドランジスタTRBBより 第2段のオフゲート電圧をゲート抵抗を介さずに直接に 与えることで、安定したオフゲード電圧を供給すること ができ、反対側のスイッチング未子のケードオンによる パルスノイズが誘起されないようにできる。また、スイッチング未子」GBTのコレクタの一エミッタE間の電 圧のホール時間に「が短輪され、スイッチングのオフ損 矢Eot」が過去する。

【0056】次に、本発明のゲート駆動回路の第6の実施の形態を、図9に基づいて説明する。第6の実施の形態のガート駆動回路は、図3に示した第2の実施の形態と図6に示した第4の実施の形態とを組み合わせた構成である。すなわち、図7に示した第5の実施の形態に対して、さらに、直流電源の正側PVとスイッチング素子にGBTのエミッタEとの間にコンデンサでHAを設置し、かつ直流電源の負側NVとスイッチング素子1GBTのエミッタEとの間にコンデンサでHBを設置したこと特徴としている。その他の構成は図7に示した第5の実施の形態と共通である。

【QQ 57】 ごれにより、第6の実施の形態のゲート眼動回路では、第5の実施の形態の作用効果に加えて、第1の実施の形態に対する第2の実施の形態のように、また第3の実施の形態に対する第4の実施の形態のように、コンデンサでHA、CHBが低インピーダンスなのでアイスを効果的に吸収することができ、ノイスの影響を見けにくくできる。

(0058) なお、上記の各実施の形態では毎圧形スイッチング森子に「GBTを例示したが、これに限定されず、例えば、「EGTに適用するのも有効である。

【発明の効果】以上のように請求項1の発明によれば、 スイッチング素子のゲートに対して安定したオンゲート 電圧を与えることができ、またスイッチング素子のコレクターエミッタ間の電圧の下降時間を短縮し、スイッチング時のオン損失を低減することができる。

【0.0 6 0】請求項をの発明によれば、スイッチング素子のゲートに対して安定したオフゲート電圧を与えることができ、またスイッチング素子のコレクターエミッタ間の電圧のホール時間を接続し、スイッチング時のオフ損失を低減することができる。

【0061】請求項3の発明によれば、スイッチング素子のゲートに対して安定したオンゲート電圧、オフゲート電圧を与え、またスイッチング素子のコレクターエミッタ間の電圧の下降時間、ホール時間を短縮し、スイッチング提供を低減することができる。

【0062】請求項4の発明によれば、スイッチング素子のケートに対してより安定したオンゲート電圧を印加することができ、またスイッチング素子のコレグターエミッタ間の電圧の下降時間を揺縮し、スイッチング時のオン損失を低退することができ、加えてコンテンサが低インピーダンスでメイズを効果的に吸収してツイズの影

響を受けにくぐすることができる。

【00.63】 新来項与の発明によれば、スイッチング来 子のケートに対して安定したオフゲート電圧を与えるこ とができ、またスイッチング素子のコレグターエミッダ。 間の電圧のホール時間を短随し、スイッチング時のオフ 扱夫を修知することができ、加えてコンデンサが低イン・ ピーダンスでノイズを効果的に吸収してノイズの影響を 受けにくくすることができる。

【0054】請求項5の発明によれば、スイッチング末子のゲートに対してより安定したオンゲート電圧、オフゲート電圧それぞれを印加し、またスイッチング素子のコレクターエミッタ間の電圧の下降時間。ホール時間を短縮し、スイッチング投失を低減することができ、加えて第1、第2のコンデンサが低インピーダンスでノイスを効果的に吸収してノイスの影響を受けにくくすることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態の回路プロック回。 【図2】上記の第1の実施の形態の動作シークンス図。 【図3】本発明の第2の実施の形態の回路プロック図。 【図3】本発明の第2の実施の形態の回路プロック図。

【図5】上記の第3の実施の形態の回路プロック図3 【図5】上記の第3の実施の形態の動作シーケッス図()

【図6】本発明の第4の実施の形態の回路プロック図。

【図7】本発明の第5の実施の形態の回路プロック図。

【図8】上記の第5の実施の形態の動作シーケンス図。

【図9】本発明の第6の実施の形態の回路プロック図。 【図10】一般的なPWMインパータ装置の回路プロッ

ク図。 【図 1 1】従来のゲート駆動回路のブロック図。

【図12】従来のゲート駆動回路の動作シーケンス図。

【図13】従来例におけてスイッチング素子の浮遊キャ バシタンスの分布を示す説明図。

【図14】。従来例による調動作の原理を示す動作ジーケンス図。

【符号の説明】

PV 電源(正)

N V 電源(負)

AG 中性点電位

VI 入力信号

PGR 制御回路 DRCA, DRCB 遅延回路

PDRA, PDRB, PDRC: F5イプ回路


TRA: TRB トランジスタ


TRAA, TRBB 第2ドライブトランジスタ


RA, RB ゲート抵抗


IGBT スイッチング条子


CHA, CHB JUENT















(Bej









## マロントページの妨害

F ターム(多等) 5H740 RA04 BA 11 BC01 BC02 HHOS: JA01 JB02 5J055 AX12 AX23 AX37 AX55 AX56 AX65 AX66 BX16 CX00 CX07

AX65 AX66 BX16 CX00 CX07.
CX19 DX09 DX59 DX84 EX01
EX04 EX06 EX11 EY01 EY10
EY12 EY17 EZ07 EZ23 EZ50
GX01 GX04

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.